L'IA pour la conception de puces — atelier NeurIPS 2026 Paris

Un atelier d'une journée sur l'apprentissage automatique appliqué à la conception de puces, retenu dans le programme du site parisien de NeurIPS 2026 et organisé en salle 109 sur le campus Jussieu de Sorbonne Université. Session du matin de 8h30 à 12h15, déjeuner, puis session de l'après-midi de 13h15 à 18h15. L'atelier a été lancé par le Barcelona Supercomputing Center, partenaire d'ELLIOT, et son comité d'organisation réunit le BSC, l'ETH Zürich et l'Università di Bologna (Luca Benini), la Silicon Integration Initiative, la HKUST et Georgia Tech. L'appel à contributions s'est clos le 30 août : le programme est donc issu des travaux acceptés et non de conférences sur invitation. Aucune page de billetterie distincte n'est publiée — le site de l'atelier porte le programme et le contact des organisateurs. Pourquoi y aller : la conception assistée par ordinateur de circuits et le machine learning partagent rarement la même salle, et c'est la journée parisienne où les gens du silicium et les chercheurs en ML s'y retrouvent. Pour les ingénieurs hardware, les chercheurs en EDA et tous ceux qui travaillent sur les accélérateurs.